
イベントトップに戻る
参加費(税別価格)
| SEMI会員 | 一般 | 学生 | |
| 早割(10/7〜31) | 16,000円 | 32,000円 | 8,000円 |
| 通常(11/1〜) | 20,000円 | 40,000円 | 10,000円 |
※講演資料 事前ダウンロードリンク付き
生成AIの普及に伴い、AIデータセンターでは高速I/Oの低消費電力化と広帯域化が課題となっています。CPOは、光エンジンを演算チップ近傍に実装し、電気配線距離を短縮する光電融合技術です。本セッションでは、先端実装、光I/O、シリコンフォトニクスなど、次世代Chipletアーキテクチャの実現を支える要素技術を紹介します。
※プログラムは都合により変更となる場合がございます。予めご了承ください。
セッションチェア:
早坂 昇(エー・アイ・ティ)
島本 晴夫(産業技術総合研究所)
冨田 至洋(インテル)
本セッションの概要説明及びパッケージング技術の変遷と現状についてまとめてみます。
生成AIの普及により、データセンタではI/Oの低消費電力化と高密度化が重要となっている。本講演では、CPOに向けた表面型光I/O技術として、エレファントカプラによる光結合の特徴、他方式との違い、実装上の課題を紹介し、光電融合時代のチップ近傍光接続の可能性と今後の展望を技術動向とともに概説する。
高速・大容量通信を支えるCPO(Co-Packaged Optics)の実現には、高精度・高生産性を両立する実装技術が不可欠です。本講演では、異種材料を用いた光集積回路の量産で求められる実装技術の開発動向や課題を整理し、今後の方向性と将来展望について解説します。
概要文が入ります。
CPOの基本構成とシリコンフォトニクスの役割を概観するとともに、半導体パッケージへの集積における光結合、熱、位置合わせ、信頼性などの実装課題について紹介する。特に、光源をどのように配置し、光回路へ効率的に結合するかに着目し、外部光源を用いる構成からVCSELの光回路表面実装までを取り上げ、高密度光実装技術の可能性と今後の課題について議論する。
AIの急速な普及に伴い、高性能半導体デバイスへの要求は高まっている。本講演では、デバイスの高性能化を支える半導体パッケージング技術の動向や製造プロセスを概説し、光電融合パッケージへの適用事例と今後の技術展望について紹介する。
ドリンク・軽食をお楽しみながら、講演者や参加者の皆さま、関連出展企業との交流を深めていただけます。 本セッションご登録者の方であれば、どなたでもご参加いただけます。お時間になりましたら来場者バッジをご持参のうえ、直接会場へお越しください。