Dec.18_12:00_STS先端リソグラフィセッション

4月に試作開始し27年量産を目指している中、RUMSを通して独自のDMCOを展開し、立ち上げ時短化を計っている。その中で、EUVリソグラフィ・その関連技術に求められるのはシームレスかつダイナミックなデザイン・OPC・Maskとの連携である。その中身を紹介する。

Sub-2 nmロジックおよびSub-10 nm DRAMノードでは、High-NA EUVリソグラフィ適用に伴い、EUVマスク構造、スティッチング、Curvilinear設計などDTCO技術の重要性が高まっています。本講演では、次世代デバイス向けEUVマスク仕様とimecの最新技術動向を紹介します。

AIはASMLの製品開発、製造、R&Dを加速し、リソグラフィ技術の革新を牽引しています。本講演では、EUVやデジタルツイン、機械学習の活用を通じて、AI時代の半導体産業の成長を支えるASMLの取り組みと未来像を紹介します。

半導体微細化の限界を打ち破る鍵、それがEUVレジストである。 2019年、EUV（極端紫外線）リソグラフィ技術の実用化によって、半導体の微細化は新たな次元へと突入した。その最前線を支えてきた材料こそが、EUVレジストである。 ロジック半導体のメタルピッチは、7nm世代で4x nmだったものが、3nm世代では2x nmにまで微細化された。この飛躍を可能にした立役者の一つがEUVレジストである。そして今、次なる進化の扉が開かれようとしている。

半導体の微細化はとどまることを知らず、N2ノードを超えA14ノードが立ち上がりつつある。マルチビームマスクライターとCurvilinearデータの組み合わせは必須のものとなっており、SEMIスタンダードで定められたP49（Multigonフォーマット）がプロダクションで適用されている。本発表では新しいCurvilinearデータに基づく製造フローの最新状況、および今後のGPU/AIなどを用いた発展について展望する。

ナノインプリントリソグラフィ（NIL）は、基板上に低粘度のレジストをインクジェット方式で適量を滴下し、パターニングされたマスクを押印・離型し、微細なパターンを作成する技術である。本講演では、ナノインプリントリソグラフィ技術の概要と、AIを用いた開発の高速化の取り組みを紹介する。