イベントトップに戻る

セミナースケジュール

Dec.17_09:30_STSパッケージングセッション

カテゴリー > 半導体技術
カテゴリー > Dec. 17
カテゴリー > 翻訳サポート
カテゴリー > 有料

STSパッケージングセッション

異種チップ集積に向けた微細接合・微細回路形成技術

STS

2025/12/17(水) | 9:30 - 11:30
南会議室AB および オンライン(Zoom)

同時通訳

Googleカレンダーに登録

参加費(税抜き価格)

  SEMI会員 一般 学生
Early Bird(9/17〜10/31)
※オンライン対象外
8,000円 16,000円 4,000円
Regular Price(11/1〜) 10,000円 20,000円 5,000円

※講演資料 事前ダウンロードリンク付き

  • お申込み後のキャンセル・変更・および返金は一切お受けしておりません。お申込みの前に必ずこちらの確認事項をご一読ください。
  • 対面/オンラインでチケットが分かれております。またオンライン向けEarlyBirdチケットのご用意はございません。お申込みの際にはご注意ください。
  • 学生チケットをお申込みの方は、当日会場にて学生用来場者バッジおよび学生証の確認をさせて頂く場合がございます。「学生来場登録」ページを確認の上、お申込みください。

半導体パッケージ内の二次元及び三次元の異種チップ集積は重要な技術で、Chip to Chip, Chip to Wafer などの三次元微細結合技術や Interposer, Substrateの微細回路形成技術の開発が進んでいます。本セッションでは2022年からの継続テーマとして新材料や新プロセスを含め議論します。

※プログラムは都合により変更となる場合がございます。予めご了承ください。

プログラムアジェンダ

セッションチェア:
加藤 凡典(エー・アイ・ティ)
松永 範昭(アプライドマテリアルズジャパン)
植垣 祥司(クレイン・リサーチ)
冨田 至洋(インテル)
島本 晴夫(国立研究開発法人産業技術総合研究所)
早坂 昇(TOWAレーザーフロント)
※英語社名アルファベット順

9:30 - 9:40
Introduction
STSプログラム委員
加藤 凡典
AiT
9:40 - 10:20
チップ・トゥ・ウェハ(CtW)ハイブリッドボンディング
Takafumi Fukushima
福島 誉史
東北大学
医工学研究科 医工学専攻
教授

本発表のテーマは、次世代AI社会を実現するための重要な集積化技術「Cu-Cu チップ・トゥ・ウェハ(CtW)ハイブリッドボンディング」です。ここでは、CtWハイブリッドボンディングの歴史、基礎技術、課題、動向、および将来展望について説明します。我々、世界最大の先端マイクロエレクトロニクスパッケージングカンファレンスであるECTC 2024と2025において、12件のハイブリッドボンディングに関する論文を発表しました。最近の活動と成果についても説明します。

10:20 - 10:55
チップレット構造基板向け絶縁材料の開発動向
Yoshio Nishimura
西村 嘉生
味の素
バイオ・ファイン研究所 マテリアル&テクノロジーソリューション研究所
ライフサポートソリューション開発研究室 電子材料グループ長

ハイパフォーマンスコンピューティング向けにチップレット搭載FC-BGA基板の開発が活発化しています。本講演では、これに対応する絶縁材料の最新技術動向を概説するとともに、更なる進化に向けた新たな材料の可能性についても言及します。

10:55 - 11:30
Enabling Advanced Packaging with Digital Lithography
Niranjan Khasgiwale
Niranjan Khasgiwale
Applied Materials
Marketing
VP

The high-performance compute (HPC) demands from AI necessitates transition to larger package sizes with 2.5D to 3.5D integration and density scaling at every level in the stack. Several competing packaging architectures are emerging to solve the compute and power efficiency challenge presented by AI workloads. Each presents unique lithography challenges such as >100x100 field size, large chip placement deviations, fine lines and tight overlay on warped substrates. The conventional stepper and LDI tools are incapable of meeting all the requirements to achieve scaling. The talk will preview Applied Materials’ Digital Lithography Technology (DLT) tool that enables highest resolution at production throughputs while ensuring CD uniformity and overlay accuracy across the entire panel.  

※Khasgiwale氏へご質問がある場合はオーサーズインタビューへご参加ください。本セッション内での質疑応答のお時間は設けておりません。ご了承ください。

11:30 - 12:00
オーサーズインタビュー
 
名刺交換や直接のご質問など、講師と交流いただけるインタラクティブなお時間をご用意しております。
ご希望の方は、セミナー終了後もそのまま会場にお残りください。