Strategic Materials Conference Japan 2025 AI x 最先端半導体材料動向: ロジック、メモリー 及び 材料市況・見通し 2025/12/16(火) | 09:00 - 18:00   会議棟　607-608及びOnline (Zoom) 有料 同時通訳 Googleカレンダーに登録 参加費（税抜き価格）   SEMI会員 一般 学生 Early Bird（9/17〜10/31） ※オンライン対象外 24,000円 48,000円 4,000円 Regular Price（11/1〜） 30,000円 60,000円 5,000円 ※講演資料 事前ダウンロードリンク付き お申込み後のキャンセル・変更・および返金は一切お受けしておりません。お申込みの前に必ずこちらの確認事項をご一読ください。 対面／オンラインでチケットが分かれております。またオンライン向けEarlyBirdチケットのご用意はございません。お申込みの際にはご注意ください。 学生チケットをお申込みの方は、当日会場にて学生用来場者バッジおよび学生証の確認をさせて頂く場合がございます。「学生来場登録」ページを確認の上、お申込みください。 申込はこちら AI時代の到来により、次世代ロジック、メモリーが注目されており、半導体材料の革新が求められています。SMC Japanでは、デバイスメーカー、材料メーカー、AIプラットフォーマーが半導体材料の未来について、多角的に議論します。 ※プログラムは都合により変更となる場合がございます。予めご了承ください。 プログラムアジェンダ セッションチェア： 下木 有生（デュポン ジャパン） 花村 政暁（JSR） 池内 孝敏（レゾナック） Heidi Hoffman（SEMI） ※英語社名アルファベット順 09:00 - 09:10 開会挨拶 CW Lee Global Wafer 部署 役職 概要文が入ります。 09:10 - 09:40 SMGキーノート ~ China Semiconductor Evolution and AI Breakthroughs Angela Wu Executive Director APAC Equity Capital Markets JP Morgan China has rapidly advanced in semiconductor technology, now ranking second globally behind the United States, surpassing South Korea in key areas like AI chips, power semiconductors, and high-density storage . Despite U.S. export controls, China’s leading players have made significant breakthroughs. Foundries like SMIC have achieved stable 7nm production, while Yangtze Memory and CXMT are boosting domestic storage chip self-sufficiency. Chinese leading technology players are also making massive investments into AI and chips. Innovations like Chiplet packaging and carbon-based semiconductors further enhance performance while circumventing advanced node limitations . The emerging of leading China AI players has narrowed the gap with the U.S. Open-source pioneers like DeepSeek and Alibaba have demonstrated their commitment into AI training and reference. DeepSeek’s R1 model rivals OpenAI’s offerings, and China dominates in multimodal AI, achieving parity in text-to-image generation and nearing U.S. levels in video synthesis . Companies like ByteDance and Tencent leverage massive user data for refining models, while startups like Moonshot AI innovate in long-context processing . AI integration into industries—manufacturing, healthcare, and smart cities—showcases practical gains, such as predictive maintenance and AI-assisted diagnostics . Challenges persist, including EUV lithography dependency and high-end AI chip shortages . However, China’s "scenario-driven" approach, combining policy support, talent cultivation, and open-source collaboration, positions it to lead in scalable AI applications and next-gen semiconductors like quantum and photonic chips . This systematic progress underscores China’s transformative role in global tech. Celine Geng Executive Director APAC TMT Investment Banking J. P. Morgan China has rapidly advanced in semiconductor technology, now ranking second globally behind the United States, surpassing South Korea in key areas like AI chips, power semiconductors, and high-density storage . Despite U.S. export controls, China’s leading players have made significant breakthroughs. Foundries like SMIC have achieved stable 7nm production, while Yangtze Memory and CXMT are boosting domestic storage chip self-sufficiency. Chinese leading technology players are also making massive investments into AI and chips. Innovations like Chiplet packaging and carbon-based semiconductors further enhance performance while circumventing advanced node limitations . The emerging of leading China AI players has narrowed the gap with the U.S. Open-source pioneers like DeepSeek and Alibaba have demonstrated their commitment into AI training and reference. DeepSeek’s R1 model rivals OpenAI’s offerings, and China dominates in multimodal AI, achieving parity in text-to-image generation and nearing U.S. levels in video synthesis . Companies like ByteDance and Tencent leverage massive user data for refining models, while startups like Moonshot AI innovate in long-context processing . AI integration into industries—manufacturing, healthcare, and smart cities—showcases practical gains, such as predictive maintenance and AI-assisted diagnostics . Challenges persist, including EUV lithography dependency and high-end AI chip shortages . However, China’s "scenario-driven" approach, combining policy support, talent cultivation, and open-source collaboration, positions it to lead in scalable AI applications and next-gen semiconductors like quantum and photonic chips . This systematic progress underscores China’s transformative role in global tech. 09:40 - 10:05 変容する半導体投資 中名生 正弘 ジェフリーズ証券 調査部 役職 半導体市場は生成AI向けデバイスの拡大により、外部環境が不透明ななかにあって金額ベースでの市場規模は安定した推移を示している。設備投資サイドでは2022年以降は中国が牽引、2026年以降は米国での半導体設備投資も増加が見込まれる。市場は安定しているなかにあってリスクも蓄積している。本講演では今後の半導体設備投資見通しおよびリスクについて俯瞰してみたい。 10:05 - 10:30 Square Wafer and SiC Wafer for Advanced Packaging Liang -Chin Chen CTO and Sr. VP 200mm/300mm Silicon GlobalWafers Silicon interposer technology has matured into a reliable and widely adopted solution for advanced semiconductor packaging. It enables high-density integration and efficient signal routing between chips. However, as chip sizes continue to grow, the traditional 12-inch round silicon wafers face limitations in terms of die yield and material utilization. The circular format often results in wasted silicon real estate, especially when accommodating rectangular device chips. To address this inefficiency, square or rectangular substrates—similar to glass panels—are being considered as a viable alternative to extend the lifecycle of silicon interposer technology. These formats align more closely with the shape of most semiconductor devices, potentially improving layout efficiency and reducing material waste. Despite their advantages, glass panels present several manufacturing challenges, including difficulties in through-via hole drilling, mechanical fragility, susceptibility to breakage, and risks of metal contamination. In contrast, silicon panel wafers offer a robust and compatible solution, mitigating many of these issues while supporting advanced packaging requirements. As packaging density increases, thermal management has become a critical concern. Efficient heat dissipation is essential to maintain device performance and reliability. To meet this need, various materials—particularly non-silicon and metallic compounds—have been explored. GlobalWafers Corporation (GWC) has successfully developed three types of silicon carbide (SiC) wafers: Single Crystal SiC, CVD Polycrystalline SiC, and Sintered Polycrystalline SiC. These materials are well-suited for thermal applications such as SiC interposers and heat sinks, offering superior thermal conductivity and mechanical strength. 10:30 - 10:55 【Temp】The Role of Advanced Substrates TBA OK Metric 部署 役職 概要文が入ります。 EMGキーノート ~ 11:00 - 11:30 【仮】先端半導体を支える材料技術 新井 紳太郎 Rapidus エンジニアリングセンター　第3技術部 ディレクター Rapidusが進める先端半導体の開発および量産化において、半導体材料は極めて重要な役割を担っている。本講演では、次世代デバイス実現に不可欠な材料の観点から以下を論じる。 (1) 2nm/1.4nm世代の先端半導体に要求される材料技術 (2) 開発のボトルネックとなりつつある材料課題とその解決に向けた方向性 (3) Rapidusと材料サプライヤーによる共創的アプローチ (4) サステナビリティ実現に向けた取り組みと展望 11:30 - 12:00 【仮】先端ロジック半導体及びその材料技術 Wenge Yang Vice President Market Strategy Entegris 概要文が入ります。 12:00 - 12:30 【仮】先端ロジック半導体及びその材料技術 TBA Dupont 部署 役職 概要文が入ります。 12:30 - 13:00 先端半導体を支えるパッケージング技術動向 藤井 聡 新光電気工業 開発統括部プロセス開発部 主任研究員 先端ロジック・材料技術の進展に伴い後工程プロセスの革新が重要性を増している。特に高密度実装や多機能化を支える先進半導体パッケージング技術は性能向上の鍵を握る。本講演では先進的な半導体パッケージング技術の最新動向を紹介する。 13:00 - 14:00 休憩　～　ランチをご用意しております 14:00 - 14:30 EMGキーノート ~ BiCS FLASHTM 技術動向と材料の展望　 梶本 実利 キオクシア 先端メモリ開発センター・センター長、MBA、中小企業診断士 役職 近年の生成AI普及に伴い、特に推論用途を中心にストレージ市場は今後も拡大が見込まれています。当社では、高性能、大容量、低消費電力など多様化するストレージニーズに対応するため、競争優位性のあるBiCS FLASHTMの開発を進めています。技術動向に加え、デバイス性能由来の材料への期待など、その展望をお話しします。 14:30 - 15:00 【仮】先端メモリ半導体及びその材料技術 TBA 三井化学 部署 役職 概要文が入ります。 15:00 - 15:30 【仮】先端メモリ半導体及びその材料技術 TBA レゾナック 部署 役職 概要文が入ります。 15:30 - 16:00 【仮】先端メモリ半導体及びその材料技術 TBA Merck 部署 役職 概要文が入ります。 16:05 - 16:35 EMGキーノート ~ 【仮】Material Infomatic_材料メーカーのAI活用の現在、未来 TBA AWS 部署 役職 概要文が入ります。 16:35 - 17:00 【Temp】 Political Geography & Market Outlook of Semiconductor Materials Mark Thirsk CEO 部署 LINX Consulting 概要文が入ります。 17:00 - 17:25 変貌する世界の半導体エコシステム 伊藤 博敏 日本貿易振興機構 ニューヨーク事務所次長 役職 ・最近の世界の半導体市場動向と近年の特徴的な変化について ・半導体セクターにおけるFDIの概観、主要企業の動向、およびその動向に深く関わる主要国・地域の産業政策について ・経済安全保障に関わる輸出入関連規制や投資制限措置が、グローバル企業の貿易・投資戦略に与える影響について ・米国第2次トランプ政権の通商政策が今後の半導体サプライチェーンにもたらすリスクについて ・日本の半導体関連企業が直面する課題と将来展望について 17:25 - 17:50 我が国の半導体材料の市場動向 山田 幹也 みずほ証券 エクイティ調査部 シニアアナリスト 大規模言語モデルや暗号資産等の拡大に伴う演算処理量の急速かつ大幅な増大を背景とした、半導体及び情報処理システムの低遅延化及び低消費電力化の両立に貢献する、我が国の半導体材料(EUV光源リソグラフィ関連材料や高密度実装関連材料等)の市場の変化等について考察する。 17:50 - 18:00 閉会挨拶 花村 政暁 JSR 半導体新事業開発部 General Manager 概要文が入ります。 18:00 - 20:00 ネットワーキングディナー SMC Sponsorship

STSパッケージングセッション異種チップ集積に向けた微細接合・微細回路形成技術2025/12/17(水) | 09:30 - 11:30南会議室B および オンライン（Zoom）有料同時通訳Googleカレンダーに登録参加費（税抜き価格） SEMI会員一般学生Early Bird（9/17〜10/31）※オンライン対象外8,000円16,000円4,000円Regular Price（11/1〜）10,000円20,000円5,000円※講演資料 事前ダウンロードリンク付きお申込み後のキャンセル・変更・および返金は一切お受けしておりません。お申込みの前に必ずこちらの確認事項をご一読ください。対面／オンラインでチケットが分かれております。またオンライン向けEarlyBirdチケットのご用意はございません。お申込みの際にはご注意ください。学生チケットをお申込みの方は、当日会場にて学生用来場者バッジおよび学生証の確認をさせて頂く場合がございます。「学生来場登録」ページを確認の上、お申込みください。申込はこちら半導体パッケージ内の二次元及び三次元の異種チップ集積は重要な技術で、Chip to Chip, Chip to Wafer などの三次元微細結合技術や Interposer, Substrateの微細回路形成技術の開発が進んでいます。本セッションでは2022年からの継続テーマとして新材料や新プロセスを含め議論します。※プログラムは都合により変更となる場合がございます。予めご了承ください。プログラムアジェンダセッションチェア：加藤 凡典（エー・アイ・ティ）松永 範昭（アプライドマテリアルズジャパン）植垣 祥司（クレイン・リサーチ）冨田 至洋（インテル）島本 晴夫（国立研究開発法人産業技術総合研究所）早坂 昇（TOWAレーザーフロント）※英語社名アルファベット順09:30 - 09:40IntroductionSTSプログラム委員加藤 凡典AiT概要が入ります。概要が入ります。概要が入ります。概要が入ります。概要が入ります。概要が入ります。09:40 - 10:20チップ・トゥ・ウェハ（CtW）ハイブリッドボンディング福島 誉史東北大学医工学研究科　医工学専攻教授本発表のテーマは、次世代AI社会を実現するための重要な集積化技術「Cu-Cu チップ・トゥ・ウェハ（CtW）ハイブリッドボンディング」です。ここでは、CtWハイブリッドボンディングの歴史、基礎技術、課題、動向、および将来展望について説明します。我々、世界最大の先端マイクロエレクトロニクスパッケージングカンファレンスであるECTC 2024と2025において、12件のハイブリッドボンディングに関する論文を発表しました。最近の活動と成果についても説明します。10:20 - 10:55チップレット構造基板向け絶縁材料の開発動向西村 嘉生味の素バイオ・ファイン研究所 マテリアル＆テクノロジーソリューション研究所ライフサポートソリューション開発研究室 電子材料グループ長ハイパフォーマンスコンピューティング向けにチップレット搭載FC-BGA基板の開発が活発化しています。本講演では、これに対応する絶縁材料の最新技術動向を概説するとともに、更なる進化に向けた新たな材料の可能性についても言及します。10:55 - 11:30Enabling Advanced Packaging with Digital LithographyNiranjan KhasgiwaleApplied MaterialsMarketingVPThe high-performance compute (HPC) demands from AI necessitates transition to larger package sizes with 2.5D to 3.5D integration and density scaling at every level in the stack. Several competing packaging architectures are emerging to solve the compute and power efficiency challenge presented by AI workloads. Each presents unique lithography challenges such as >100x100 field size, large chip placement deviations, fine lines and tight overlay on warped substrates. The conventional stepper and LDI tools are incapable of meeting all the requirements to achieve scaling. The talk will preview Applied Materials’ Digital Lithography Technology (DLT) tool that enables highest resolution at production throughputs while ensuring CD uniformity and overlay accuracy across the entire panel.  ※Khasgiwale氏へご質問がある場合はオーサーズインタビューへご参加ください。本セッション内での質疑応答のお時間は設けておりません。ご了承ください。11:30 - 12:00オーサーズインタビュー 名刺交換や直接のご質問など、講師と交流いただけるインタラクティブなお時間をご用意しております。ご希望の方は、セミナー終了後もそのまま会場にお残りください。

若手技術者に向けた前工程概論半導体プロセス前工程技術講座2025/12/17(水) | 09:30 - 11:00会議棟　703有料Googleカレンダーに登録参加費（税抜き価格） SEMI会員一般学生Early Bird（9/17〜10/31）※オンライン対象外8,000円16,000円1,600円Regular Price（11/1〜）10,000円20,000円2,000円※講演後SEMI University（Eラーニング）の1か月無料視聴リンクをご案内（参加者限定）お申込み後のキャンセル・変更・および返金は一切お受けしておりません。お申込みの前に必ずこちらの確認事項をご一読ください。学生チケットをお申込みの方は、当日会場にて学生用来場者バッジおよび学生証の確認をさせて頂く場合がございます。「学生来場登録」ページを確認の上、お申込みください。申込はこちら半導体製造技術の基本的特徴とCMOSの構造、MOS LSI作製に用いられる個別技術、用途、原理、装置の基本的構造について説明します。また、最先端微細化技術で直面する課題を示します。※プログラムは都合により変更となる場合がございます。予めご了承ください。プログラムアジェンダ09:30 - 11:00半導体プロセス 前工程概論鈴木俊治半導体産業人協会教育委員会教育委員半導体デバイス作製前工程(ウェハー工程)の特徴について説明した後、　デザインルール100nm 台のCMOSの作製フローについて説明する。その後、この作製に使用される、Lithography、Etching や不純物導入などの個別の技術について解説してゆく。その後にCu配線などの多層配線技術の課題とその作製方法について解説する。最後に、半導体前工程についてのまとめを行う。

STS MEMS/Smartセンシングデバイスセッション 注目高まるロボティクス、その制御を支えるセンサーフュージョンとMEMS技術 2025/12/17(水) | 12:00 - 14:00 南会議室B および オンライン（Zoom） 有料 同時通訳 Googleカレンダーに登録 参加費（税抜き価格）   SEMI会員 一般 学生 Early Bird（9/17〜10/31） ※オンライン対象外 8,000円 16,000円 4,000円 Regular Price（11/1〜） 10,000円 20,000円 5,000円 ※講演資料 事前ダウンロードリンク付き お申込み後のキャンセル・変更・および返金は一切お受けしておりません。お申込みの前に必ずこちらの確認事項をご一読ください。 対面／オンラインでチケットが分かれております。またオンライン向けEarlyBirdチケットのご用意はございません。お申込みの際にはご注意ください。 学生チケットをお申込みの方は、当日会場にて学生用来場者バッジおよび学生証の確認をさせて頂く場合がございます。「学生来場登録」ページを確認の上、お申込みください。 申込はこちら 目覚ましい進化を遂げているロボットの高性能化、高機能化のためには、ロボット自らの動作や外界の様子などを正確にリアルタイムで検知できる、高度なセンサ技術が不可欠である。小型・高性能・高信頼性を兼ね備え、さらに大量生産にも適しているMEMSの最新動向と、それを支えるMEMS技術を紹介する。 ※プログラムは都合により変更となる場合がございます。予めご了承ください。 プログラムアジェンダ セッションチェア： 武居  正彦（富士電機） 髙橋  敏幸（オムロン） 戸津 健太郎（東北大学） ※英語社名アルファベット順 12:00 - ??:?? Coming Soon STSプログラム委員 加藤 凡典 AiT 概要が入ります。概要が入ります。概要が入ります。概要が入ります。概要が入ります。概要が入ります。 9:40 - 10:20 チップ・トゥ・ウェハ（CtW）ハイブリッドボンディング 福島 誉史 東北大学 医工学研究科　医工学専攻 教授 本発表のテーマは、次世代AI社会を実現するための重要な集積化技術「Cu-Cu チップ・トゥ・ウェハ（CtW）ハイブリッドボンディング」です。ここでは、CtWハイブリッドボンディングの歴史、基礎技術、課題、動向、および将来展望について説明します。我々、世界最大の先端マイクロエレクトロニクスパッケージングカンファレンスであるECTC 2024と2025において、12件のハイブリッドボンディングに関する論文を発表しました。最近の活動と成果についても説明します。 10:20 - 10:55 チップレット構造基板向け絶縁材料の開発動向 西村 嘉生 味の素 バイオ・ファイン研究所 マテリアル＆テクノロジーソリューション研究所 ライフサポートソリューション開発研究室 電子材料グループ長 ハイパフォーマンスコンピューティング向けにチップレット搭載FC-BGA基板の開発が活発化しています。本講演では、これに対応する絶縁材料の最新技術動向を概説するとともに、更なる進化に向けた新たな材料の可能性についても言及します。 10:55 - 11:30 タイトル Niranjan Khasgiwale Applied Materials Marketing VP 概要が入ります。概要が入ります。概要が入ります。概要が入ります。 11:30 - 12:00 オーサーズインタビュー   名刺交換や直接のご質問など、講師と交流いただけるインタラクティブなお時間をご用意しております。 ご希望の方は、セミナー終了後もそのまま会場にお残りください。

半導体プロセス技術「リソグラフィ」 2025/12/17(水) | 13:00 - 16:00 会議棟6階　609 有料 Googleカレンダーに登録 参加費（税抜き価格）   SEMI会員 一般 学生 Early Bird（9/17〜10/31） ※オンライン対象外 8,000円 16,000円 1,600円 Regular Price（11/1〜） 10,000円 20,000円 2,000円 ※講演資料 半導体プロセス教本（冊子）付き お申込み後のキャンセル・変更・および返金は一切お受けしておりません。お申込みの前に必ずこちらの確認事項をご一読ください。 学生チケットをお申込みの方は、当日会場にて学生用来場者バッジおよび学生証の確認をさせて頂く場合がございます。「学生来場登録」ページを確認の上、お申込みください。 申込はこちら 若手技術者の方必見！リソグラフィのプロセスの基礎から最先端まで分かり易く解説した技術講座若手技術者の方必見！リソグラフィのプロセスの基礎から最先端まで分かり易く解説した技術講座 ※プログラムは都合により変更となる場合がございます。予めご了承ください。 プログラムアジェンダ 13:00 - 16:00 リソグラフィ 遠藤　政孝 Eリソリサーチ 代表 リソグラフィの基礎と先端技術を解説します。露光、マスク、レジスト、レジストプロセスについて、基礎を最新の技術展開も含めて説明します。液浸リソグラフィ、ダブル/マルチパターニング、EUVリソグラフィ、自己組織化（DSA）リソグラフィ、ナノインプリントリソグラフィの各先端リソグラフィ技術について、ロードマップ、最新動向も含めて説明します。

国際EHS規制適合セミナー 2025/12/17(水) | 13:00 - 17:00 会議棟7階 703 および オンライン（Zoom） 有料 同時通訳 Googleカレンダーに登録 参加費（税抜き価格）   SEMI会員 一般 学生 Early Bird（9/17〜10/31） ※オンライン対象外 8,000円 16,000円 4,000円 Regular Price（11/1〜） 10,000円 20,000円 5,000円 ※講演資料 事前ダウンロードリンク付き お申込み後のキャンセル・変更・および返金は一切お受けしておりません。お申込みの前に必ずこちらの確認事項をご一読ください。 対面／オンラインでチケットが分かれております。またオンライン向けEarlyBirdチケットのご用意はございません。お申込みの際にはご注意ください。 学生チケットをお申込みの方は、当日会場にて学生用来場者バッジおよび学生証の確認をさせて頂く場合がございます。「学生来場登録」ページを確認の上、お申込みください。 申込はこちら 半導体業界に大きな影響を与える環境法規制が世界中で加速しています。本セミナーでは、PFAS規制やEUのESPR （持続可能な製品のためのエコデザイン規則）について最新動向を背景情報を交えて解説するとともに、インドやアジア諸国における環境法規制の潮流にも触れます。さらに、SEMIがどのように規制当局と対話し、企業の負担軽減に向けたアドボカシー活動を展開しているのかをご紹介し、企業が取るべき戦略的対応策について議論します。 ※プログラムは都合により変更となる場合がございます。予めご了承ください。 プログラムアジェンダ セッションチェア： 寺田 喜則（SCREENホールディングス） 鶴 元浩（東京エレクトロン） ※英語社名アルファベット順 13:00 - 13:10 国際EHS規制適合委員会（ICRC）活動報告 鶴 元浩 東京エレクトロン 部署 役職 概要文が入ります。 13:10 - 13:45 SEMIのアドボカシー活動の状況 真白 すぴか 東京エレクトロン 部署 役職 概要文が入ります。 13:45 - 14:20 PFAS規制動向アップデート 大下 真介 ダイキン工業 部署 役職 概要文が入ります。 14:20 - 14:55 TBD 氏 名 社名 部署 役職 概要文が入ります。 14:55 - 15:10 休憩 15:10 - 15:45 欧州環境法規制の動向とESPR 小谷 博 在欧日系ビジネス協議会 部署 ポリシーマネージャー 欧州では循環型経済の実現に向け、製品設計から廃棄、再利用までを包括する法整備が進行中です。本講演では、ESPRを中心に関連法案の最新動向を解説します。 15:50 - 16:20 パネルディスカッション 鶴 元浩 東京エレクトロン 部署 役職 真白 すぴか 東京エレクトロン 部署 役職 大下 真介 ダイキン工業 部署 役職 TBD 会社 部署 ポリシーマネージャー 小谷 博 在欧日系ビジネス協議会 部署 ポリシーマネージャー 寺田　喜則 SCREENホールディングス サステナビリティ推進室 室長 16:20 - 16:30 まとめ 寺田　喜則 SCREENホールディングス サステナビリティ推進室 室長

STSパワーデバイスセッション高い期待を集めるWBGパワーデバイス技術の最前線2025/12/17(水) | 14:30 - 16:30南会議室B および オンライン（Zoom）有料同時通訳Googleカレンダーに登録参加費（税抜き価格） SEMI会員一般学生Early Bird（9/17〜10/31）※オンライン対象外8,000円16,000円4,000円Regular Price（11/1〜）10,000円20,000円5,000円※講演資料 事前ダウンロードリンク付きお申込み後のキャンセル・変更・および返金は一切お受けしておりません。お申込みの前に必ずこちらの確認事項をご一読ください。対面／オンラインでチケットが分かれております。またオンライン向けEarlyBirdチケットのご用意はございません。お申込みの際にはご注意ください。学生チケットをお申込みの方は、当日会場にて学生用来場者バッジおよび学生証の確認をさせて頂く場合がございます。「学生来場登録」ページを確認の上、お申込みください。申込はこちらEV市場の影響を受けSiCに少し陰りが見えてきました。しかしながら長期的展望下では依然としてSiCを含むワイドバンドギャップパワー半導体への期待は大きく、GaNに関してはチャージャー分野の拡大に加えてAIサーバーへの本格採用が間近に迫ってきています。Si、SiC、GaNに関してその技術の最前線について講演をいただきます。※プログラムは都合により変更となる場合がございます。予めご了承ください。プログラムアジェンダセッションチェア：上本 康裕（インフィニオン テクノロジーズ ジャパン）中村  孝（大阪大学大学院）森川 泰宏（アルバック）※英語社名アルファベット順14:30 - 15:00パワーデバイス技術の進展齋藤 渉九州大学応用力学研究所教授Siパワーデバイスの300mmへの大口径化やワイドバンドギャップ半導体デバイスの市場拡大など、大きな動きが同時に起きていることから、パワーデバイスの発展を単純なシナリオで描くことは難しい。これまでのパワーデバイス発展の歴史と現状を整理した上で、今後のパワーデバイスに求められることが予想される技術の展望について講演する。15:00 - 15:30ワイドバンドギャップ半導体デバイス技術石垣 隆士ルネサス エレクトロニクスOperations Engineering DivisionSenior Principal Engineer近年のSiC, GaN半導体デバイスに関する技術動向、及び、ルネサスにおける取り組みについて紹介する。15:30 - 16:00GaNデバイス技術（仮）伊藤 裕規サンケン電気プロセス技術統括部先行パワーデバイス開発部GaNデバイス開発課TBA16:00 - 16:301MW時代：進化するAIと電力供給の未来後藤 貴志インフィニオン テクノロジーズ ジャパンバイスプレジデント 社長補佐生成AIの普及によるデータセンターの高負荷化が進む中、1MW級のラック対応を目指した高電圧直流給電（HVDC）の重要性が高まっています。本講演では、このHVDCソリューションを軸に、再生可能エネルギーとの直流グリッド接続を支える次世代技術SST（半導体変圧器）やSSCB（半導体遮断器）の活用を交えて、進化するデータセンターの電力供給モデルを紹介します。16:30 - 17:00オーサーズインタビュー 名刺交換や直接のご質問など、講師と交流いただけるインタラクティブなお時間をご用意しております。ご希望の方は、セミナー終了後もそのまま会場にお残りください。

STS計測・検査セッション先端デバイス向け計測・検査技術の最新動向2025/12/18(木) | 09:30 - 11:30南会議室B および オンライン（Zoom）有料同時通訳Googleカレンダーに登録参加費（税抜き価格） SEMI会員一般学生Early Bird（9/17〜10/31）※オンライン対象外8,000円16,000円4,000円Regular Price（11/1〜）10,000円20,000円5,000円※講演資料 事前ダウンロードリンク付きお申込み後のキャンセル・変更・および返金は一切お受けしておりません。お申込みの前に必ずこちらの確認事項をご一読ください。対面／オンラインでチケットが分かれております。またオンライン向けEarlyBirdチケットのご用意はございません。お申込みの際にはご注意ください。学生チケットをお申込みの方は、当日会場にて学生用来場者バッジおよび学生証の確認をさせて頂く場合がございます。「学生来場登録」ページを確認の上、お申込みください。申込はこちら近年の先端半導体デバイスでは、EUV適用の拡大やHigh-NA EUV導入による微細化が進んでいます。また、ロジックではGAA適用やCFET、裏面配線などの新構造・新材料の検討が、メモリでは新構造やさらなる3D化の検討が進んでいます。これらの製造プロセス管理には、従来以上に高精度・高感度かつ高速な計測・検査技術が求められています。さらに、汚染の分析・低減技術や、従来は困難だった材料特性のインラインモニター技術も必要になっています。これら最新の計測・検査・分析技術の動向をご講演いただきます。※プログラムは都合により変更となる場合がございます。予めご了承ください。プログラムアジェンダセッションチェア：堀田 尚二（日立ハイテク）中村 肇（オントゥイノベージョンジャパン）浅野 昌史（東京エレクトロン）山崎 裕一郎（東レエンジニアリング先端半導体MIテクノロジー）※英語社名アルファベット順09:30 - 10:10Metrology and Inspection Technologies to Accelerate Next-Generation ULSI Device Development嵯峨 幸一郎ソニーセミコンダクタソリューションズ研究開発センター　第２研究部門・統括課課長半導体デバイスの微細化と構造の複雑化に伴い、高歩留での量産が困難になってきており、ランダム欠陥だけでなくシステマティック欠陥を低減するため、開発段階での計測、検査の重要性が高まっている。IRDSロードマップとともにに、計測・検査・汚染分析技術の最新動向を報告する。10:10 - 10:50先端デバイスにおける材料計測技術の課題と解決策 若本 浩一ノウ゛ァ・メジャリング・インストゥルメンツアプリケーションDirector半導体が2nm以下のノードへと進むにつれ、3D構造と新規の材料の使用を加速させ、計測技術は原子スケールで特性を解明する必要があります。今回、デバイスのロードマップを顧み、材料計測の課題に焦点を当て、プロセス制御に必要なSIMS、XPS、ラマン、EDS、インラインおよびハイブリッド手法などの材料計測技術を概説します。LabからFabへの計測技術革新が原子スケールでのデバイス性能と歩留まりを満たす上でいかに重要であるかを示します。10:50 - 11:30先端プロセスの課題を解決する検査計測技術鈴木 誠日立ハイテク評価ソリューション開発部部長半導体先端ノードプロセスにおけるインライン検査計測技術は、半導体製造技術の中で最もエキサイティングな技術分野の1つです。光学および電子ビーム計測は、情報量、計測の局所性、計測スループットの間にトレードオフの関係があるため、競争力のあるコスト構造でより良いプロセス制御のために適切な技術を準備する必要があります。本講演では、電子ビーム技術の最新情報と進歩についてご紹介します。11:30 - 12:00オーサーズインタビュー 名刺交換や直接のご質問など、講師と交流いただけるインタラクティブなお時間をご用意しております。ご希望の方は、セミナー終了後もそのまま会場にお残りください。17:00 - 18:00（予定）M&ISネットワーキング x STS GETOGETHER ～リソグラフィ編 ドリンク・軽食をお楽しみながら、講演者や参加者の皆さま、関連出展企業との交流を深めていただけます。本セッションご登録者の方であれば、どなたでもご参加いただけます。お時間になりましたら来場者バッジをご持参のうえ、直接会場へお越しください。※本セッション登録をしていない場合は、別途お申込みが必要です。

SEMIマーケットフォーラムAI時代の半導体市場と潜在リスク2025/12/18(木) | 10:00 - 12:30会議棟　703およびOnline (Zoom)有料同時通訳Googleカレンダーに登録参加費（税抜き価格） SEMI会員一般学生Early Bird（9/17〜10/31）※オンライン対象外12,000円24,000円4,000円Regular Price（11/1〜）15,000円30,000円5,000円※講演資料 事前ダウンロードリンク付き※9:45から受付開始いたします。満席になった場合はサテライト会場での聴講となる可能性がございます。予めご了承ください。お申込み後のキャンセル・変更・および返金は一切お受けしておりません。お申込みの前に必ずこちらの確認事項をご一読ください。対面／オンラインでチケットが分かれております。またオンライン向けEarlyBirdチケットのご用意はございません。お申込みの際にはご注意ください。学生チケットをお申込みの方は、当日会場にて学生用来場者バッジおよび学生証の確認をさせて頂く場合がございます。「学生来場登録」ページを確認の上、お申込みください。申込はこちらAIの社会浸透に伴い、半導体の需要と性能要求が高まっています。これに対応した半導体市場の拡大が期待される一方で、地政学的対立や国際紛争、エネルギー問題などの潜在リスクにも目を向ける必要があります。本フォーラムではAI時代の成長とリスクの構造について、各分野の著名なアナリストやコンサルタントが最新の知見と共に解説します。※プログラムは都合により変更となる場合がございます。予めご了承ください。プログラムアジェンダ 10:00 - 10:05開会挨拶10:05 - 10:40Semiconductor Market Outlook: AI Driven Growth Despite Uncertainty in Semi Company Leadership, Public Policy, and Sustainable InnovationMario Morales社名GVP Enabling Technologies and SemiconductorsIDCThe semiconductor industry is in the middle of a strong and concentrated growth cycle, fueled by unprecedented AI infrastructure investments, industry leadership supporting resiliency and long-term vision, and government policies lean more toward relaxing restrictions and comprising with critical trading partners after the misguided communication on tariffs back in April. The rise of generative AI and large language models (LLMs) is accelerating demand for computing and is pervasive in the cloud and edge, where AI inferencing is expected to become more disruptive. The semiconductor market is poised for a long sustainable cycle as IDC expects the industry to reach $1T in revenues earlier than consensus views. Who are the vendors and technology suppliers that will make the right bets and capitalize on the growth? Join Mr. Morales as he guides you through our predictions and provides insights into the key assumptions driving IDC’s perspective on the semiconductor market over the coming years.10:40 - 11:15半導体産業への国際情勢の影響柴田　宗一郎デロイトトーマツモニターデロイトディレクター概要文が入ります。11:15 - 11:50エレクトロニクスおよび半導体業界のトレンド南川　明OMDIA部署役職概要文が入ります。11:50 - 12:25サプライチェーン市場の動向Clark TsengSr. DirectorMarket IntelligenceSEMI概要文が入ります。12:25 - 12:30まとめ12:30 - 13:00オーサーズインタビューClark TsengSr. Director名刺交換や直接のご質問など、講師と交流いただけるインタラクティブなお時間をご用意しております。 ご希望の方は、セミナー終了後もそのまま会場にお残りください。

STS先端リソグラフィセッション AI時代のリソグラフィ技術革新：新たな装置、マスク、材料、プロセス、EDAそしてファブ運用 2025/12/18(木) | 12:00 - 16:30 南会議室B および オンライン（Zoom） 有料 同時通訳 Googleカレンダーに登録 参加費（税抜き価格）   SEMI会員 一般 学生 Early Bird（9/17〜10/31） ※オンライン対象外 16,000円 32,000円 8,000円 Regular Price（11/1〜） 20,000円 40,000円 10,000円 ※講演資料 事前ダウンロードリンク付き お申込み後のキャンセル・変更・および返金は一切お受けしておりません。お申込みの前に必ずこちらの確認事項をご一読ください。 対面／オンラインでチケットが分かれております。またオンライン向けEarlyBirdチケットのご用意はございません。お申込みの際にはご注意ください。 学生チケットをお申込みの方は、当日会場にて学生用来場者バッジおよび学生証の確認をさせて頂く場合がございます。「学生来場登録」ページを確認の上、お申込みください。 申込はこちら AIが要求する先端デバイスを実現する技術を中心に、AIの応用が実現している革新的なリソグラフィ技術に注力して議論します。特に、先端リソグラフィ、計算機リソグラフィ、自律的装置・プロセス制御、スマートなマスク設計・プロセス設計・材料設計、ファブの短TAT化などへのAI活用による次世代製造技術について横断的に議論します。 ※プログラムは都合により変更となる場合がございます。予めご了承ください。 プログラムアジェンダ セッションチェア： 永原 誠司（エーエスエムエル・ジャパン） 森 堅一郎（キヤノン） 須向 一行（大日本印刷） 剱持 大介（HOYA） 青山 肇（ニコン） 小西 敏雄（テクセンドフォトマスク） ※英語社名アルファベット順 12:00 - 12:35 Rapidusの現在地　リソグラフィに求められるモノとは 川邉 裕己 Rapidus エンジニアリングセンター技術開発統括部第２技術部 部長 4月に試作開始し27年量産を目指している中、RUMSを通して独自のDMCOを展開し、立ち上げ時短化を計っている。その中で、EUVリソグラフィ・その関連技術に求められるのはシームレスかつダイナミックなデザイン・OPC・Maskとの連携である。その中身を紹介する。 12:35 - 13:10 EUVマスクロードマップ。HighNA EUVマスクの最新構造、Curvilinear、DTCO、Stitching、CNTぺリクルなど（仮） 宮口 賢一 IMEC 先端パターニング部門 上級研究委員 概要が入ります。概要が入ります。概要が入ります。概要が入ります。概要が入ります。概要が入ります。 13:15 - 13:50 AIが先導する半導体産業成長のためのリソグラフィ革新：ASMLの役割と未来展望 永原 誠司 エーエスエムエル・ジャパン Head of Technical Marketing, Corporate Strategic Marketing AIはASMLの製品開発、製造、R&Dを加速し、リソグラフィ技術の革新を牽引しています。本講演では、EUVやデジタルツイン、機械学習の活用を通じて、AI時代の半導体産業の成長を支えるASMLの取り組みと未来像を紹介します。 13:50 - 14:25 EUVレジストと半導体スケーリングの進化：技術革新の軌跡と展望 丸山 研 JSR 精密電子開発センター センター長 半導体微細化の限界を打ち破る鍵、それがEUVレジストである。 2019年、EUV（極端紫外線）リソグラフィ技術の実用化によって、半導体の微細化は新たな次元へと突入した。その最前線を支えてきた材料こそが、EUVレジストである。 ロジック半導体のメタルピッチは、7nm世代で4x nmだったものが、3nm世代では2x nmにまで微細化された。この飛躍を可能にした立役者の一つがEUVレジストである。そして今、次なる進化の扉が開かれようとしている。 14:25 - 14:45 オーサーズインタビュー・休憩   名刺交換や直接のご質問など、講師と交流いただけるインタラクティブなお時間です。 ご希望の方は、会場にてご参加方法をご案内しますので、そのまま会場にてお待ちください。 14:45 - 15:20 マスク業界の最新状況ならびにマスク製造技術へのAI活用。MBMW描画、プロセス、ブランクス、ペリクル、検査、修正技術など（仮） 吉川 真吾 大日本印刷 ファインデバイス事業部第一製造本部 副本部長 概要が入ります。概要が入ります。概要が入ります。概要が入ります。概要が入ります。概要が入ります。 15:20 - 15:55 MDP、OPCへのAI活用。curvilinear、 DTCO。NVIDIA CuLithoの協業、Multibeam社のDirect-write e beam lithographyなどに関しても（仮） 加藤 心 シノプシス TPG日本R&Dセンター長 概要が入ります。概要が入ります。概要が入ります。概要が入ります。概要が入ります。概要が入ります。 15:55 - 16:30 ナノインプリントリソグラフィーの概要とAIを用いた開発の高速化 清水 正浩 キヤノン 半導体機器NGL25設計室   戎湯 寛 キヤノン システムLSI12開発室 ナノインプリントリソグラフィ（NIL）は、基板上に低粘度のレジストをインクジェット方式で適量を滴下し、パターニングされたマスクを押印・離型し、微細なパターンを作成する技術である。本講演では、ナノインプリントリソグラフィ技術の概要と、AIを用いた開発の高速化の取り組みを紹介する。 16:30 - 17:00 オーサーズインタビュー   名刺交換や直接のご質問など、講師と交流いただけるインタラクティブなお時間をご用意しております。 ご希望の方は、セミナー終了後もそのまま会場にお残りください。 17:00 - 18:00（予定） STS GETOGETHER ～リソグラフィ編 x M&ISネットワーキング    ドリンク・軽食をお楽しみながら、講演者や参加者の皆さま、関連出展企業との交流を深めていただけます。 本セッションご登録者の方であれば、どなたでもご参加いただけます。お時間になりましたら来場者バッジをご持参のうえ、直接会場へお越しください。 ※本セッション登録をしていない場合は、別途お申込みが必要です。

半導体プロセス技術「拡散・注入」 2025/12/18(木) | 13:00 - 15:00 会議棟　609 有料 Googleカレンダーに登録 参加費（税抜き価格）   SEMI会員 一般 学生 Early Bird（9/17〜10/31） ※オンライン対象外 8,000円 16,000円 1,600円 Regular Price（11/1〜） 10,000円 20,000円 2,000円 ※講演資料 半導体プロセス教本（冊子）付き お申込み後のキャンセル・変更・および返金は一切お受けしておりません。お申込みの前に必ずこちらの確認事項をご一読ください。 学生チケットをお申込みの方は、当日会場にて学生用来場者バッジおよび学生証の確認をさせて頂く場合がございます。「学生来場登録」ページを確認の上、お申込みください。 申込はこちら 若手技術者の方必見！拡散・注入のプロセスの基礎から最先端まで分かり易く解説した技術講座。 ※プログラムは都合により変更となる場合がございます。予めご了承ください。 プログラムアジェンダ 13:00 - 15:00 半導体プロセス技術「拡散・注入」 井上 真雄 ルネサス エレクトロニクス プロセス成膜技術部 ルネサス エレクトロニクス 半導体の基礎について話をした後、半導体プロセスとして、酸化、拡散、イオン注入、LPCVDという４つの要素技術に関して説明する。それぞれのプロセス技術においては、その基となる理論を説明し、実際に用いられている装置やデバイスへの適用例などを紹介する。

半導体プロセス技術「平坦化」 2025/12/18(木) | 15:30 - 17:00 会議棟　609 有料 Googleカレンダーに登録 参加費（税抜き価格）   SEMI会員 一般 学生 Early Bird（9/17〜10/31） ※オンライン対象外 8,000円 16,000円 1,600円 Regular Price（11/1〜） 10,000円 20,000円 2,000円 ※講演後SEMI University（Eラーニング）の1か月無料視聴リンクをご案内（参加者限定） お申込み後のキャンセル・変更・および返金は一切お受けしておりません。お申込みの前に必ずこちらの確認事項をご一読ください。 学生チケットをお申込みの方は、当日会場にて学生用来場者バッジおよび学生証の確認をさせて頂く場合がございます。「学生来場登録」ページを確認の上、お申込みください。 申込はこちら 若手技術者の方必見！平坦化のプロセスの基礎から最先端まで分かり易く解説した技術講座。 ※プログラムは都合により変更となる場合がございます。予めご了承ください。 プログラムアジェンダ 15:30 - 17:00 タイトル 今井　正芳 株式会社荏原製作所 精密・電子カンパニー 装置事業部 ビジネス戦略推進部 技術マーケティング課 役職 概要文が入ります。

STS先端デバイス・プロセスセッション半導体技術の新時代：３次元集積技術の最新動向と未来展望2025/12/19(金) | 09:30 - 14:00南会議室B および オンライン（Zoom）有料同時通訳Googleカレンダーに登録参加費（税抜き価格） SEMI会員一般学生Early Bird（9/17〜10/31）※オンライン対象外16,000円32,000円8,000円Regular Price（11/1〜）20,000円40,000円10,000円※講演資料 事前ダウンロードリンク付きお申込み後のキャンセル・変更・および返金は一切お受けしておりません。お申込みの前に必ずこちらの確認事項をご一読ください。対面／オンラインでチケットが分かれております。またオンライン向けEarlyBirdチケットのご用意はございません。お申込みの際にはご注意ください。学生チケットをお申込みの方は、当日会場にて学生用来場者バッジおよび学生証の確認をさせて頂く場合がございます。「学生来場登録」ページを確認の上、お申込みください。申込はこちら３次元集積化が進む先端半導体技術の最新動向と未来展望について、業界の第一線で活躍する専門家たちが講演いたします。ロジックデバイスの多段集積技術、酸化物半導体の可能性、裏面配線プロセス、３次元集積の鍵となるドライエッチングやCMPのメカニズムなど、３次元集積を実現する技術動向を解説し、その核心について深く掘り下げます。※プログラムは都合により変更となる場合がございます。予めご了承ください。プログラムアジェンダセッションチェア：姜 帥現（キオクシア）佐藤 雅伸（SCREENセミコンダクターソリューションズ）三谷 純一（ソシオネクスト）柏木 勇作（東京エレクトロンテクノロジーソリューションズ）※英語社名アルファベット順09:30 - 10:15３次元構造を用いた先端ロジックチップ堀口 直人imecCTS/CSS CMOSデバイスプログラムディレクター複数のナノシートチャネル重ねたナノシートFETやロジックとメモリを重ねたチップのような３次元構造が量産に使われている。今後、NMOSとPMOSを重ねたCFETや、チップの機能を細分化し３次元的に重ねる技術がますます重要になると考えられる。この講演では、未来のロジックチップにおける、３次元構造のもたらす利点とチャレンジを議論する。10:15 - 10:55BS-PDNを深掘りする：裏面配線プロセス技術の最前線（仮）近藤 良弘東京エレクトロン九州3DI プロセス技術部部長概要が入ります。概要が入ります。概要が入ります。概要が入ります。概要が入ります。概要が入ります。10:55 - 11:35デバイスの高集積化を実現するCMP技術とその展望塩川 陽一荏原製作所精密電子カンパニー装置事業部プロセス開発部部長代理半導体デバイスの微細化・三次元化の進展に伴い、平坦化への要求は従来の配線層にとどまらず、BSPDNや3D積層など張り合わせ技術にも拡大している。本講演では、従来のFEOL/BEOL CMPの役割を振り返りつつ、ハイブリッドボンディングや裏面配線形成で求められる新たなCMP技術課題を整理し、最新技術や今後の展望を紹介する。11:35 - 12:35休憩　*お弁当をお配りします12:35 - 13:15ドライエッチングのメカニズムと最新応用事例（仮）豊田 浩考名古屋大学工学研究科電子工学専攻教授概要が入ります。概要が入ります。概要が入ります。概要が入ります。概要が入ります。概要が入ります。13:15 - 14:00次世代DRAM：酸化物半導体チャネルトランジスタRAM（OCTRAM）によるDRAMの高密度化と低消費電力化池田 圭司キオクシア先端技術研究所　デバイス・プロセス研究開発センター先端デバイス研究開発部　デバイス開発主幹現行の平面型構造DRAMの微細化は、Sub10nm世代を迎えるにあたり、微細加工技術の困難度上昇や微細化に伴う電気特性の劣化といった課題に直面している。この限界を突破する革新的なアプローチのひとつとして酸化物半導体InGaZnO（インジウムガリウム亜鉛酸化物）を用いたDRAM技術が近年注目を集めている。InGaZnOはワイドバンドギャップ材料であり、シリコンを大幅に凌駕する極低オフリーク電流特性を持つ。また、この材料は製造工程中の成膜プロセスにより形成可能であるため、DRAMセルトランジスタを立体構造化することができる。これらの特徴から、セルトランジスタの構造変更によるDRAMのさらなる高密度化の進展と低消費電力化が期待されている。本公演では、InGaZnOを利用したセルトランジスタの立体構造化によるあたらしいDRAMであるOxide-semiconductor Channel Transistor RAM (OCTRAM)によるDRAMの技術革新の可能性について実際の試作結果をまじえて紹介する。14:00 - 14:30オーサーズインタビュー 名刺交換や直接のご質問など、講師と交流いただけるインタラクティブなお時間をご用意しております。ご希望の方は、セミナー終了後もそのまま会場にお残りください。16:00 - 17:00（予定）STS GETOGETHER ～先端デバイス・プロセス編  ドリンク・軽食をお楽しみながら、講演者や参加者の皆さま、関連出展企業との交流を深めていただけます。半導体デバイス・プロセスに関連するお仕事に携わる方であれば、どなたでもご参加いただけます。お時間になりましたら直接会場へお越しください。※事前登録は不要ですが、入場の際に来場者バッジが必要です。

半導体プロセス技術「ドライエッチング」2025/12/19(金) | 09:30 - 11:45会議棟　609有料Googleカレンダーに登録参加費（税抜き価格） SEMI会員一般学生Early Bird（9/17〜10/31）※オンライン対象外8,000円16,000円1,600円Regular Price（11/1〜）10,000円20,000円2,000円※講演資料 半導体プロセス教本（冊子）付きお申込み後のキャンセル・変更・および返金は一切お受けしておりません。お申込みの前に必ずこちらの確認事項をご一読ください。学生チケットをお申込みの方は、当日会場にて学生用来場者バッジおよび学生証の確認をさせて頂く場合がございます。「学生来場登録」ページを確認の上、お申込みください。申込はこちら若手技術者の方必見！ドライエッチングのプロセスの基礎から最先端まで分かり易く解説した技術講座。※プログラムは都合により変更となる場合がございます。予めご了承ください。プログラムアジェンダ 09:30 - 11:45ドライエッチング辰巳 哲也応用物理学会事務局長概要文が入ります。

若手技術者にむけた後工程概論Ⅰ次世代半導体を支える最新パッケージング技術講座2025/12/19(金) | 11:30 - 13:30会議棟　610有料Googleカレンダーに登録参加費（税抜き価格） SEMI会員一般学生Early Bird（9/17〜10/31）※オンライン対象外8,000円16,000円1,600円Regular Price（11/1〜）10,000円20,000円2,000円1Day（9/17〜）25,000円50,000円-※講演後SEMI University（Eラーニング）の1か月無料視聴リンクをご案内（参加者限定）お申込み後のキャンセル・変更・および返金は一切お受けしておりません。お申込みの前に必ずこちらの確認事項をご一読ください。学生チケットをお申込みの方は、当日会場にて学生用来場者バッジおよび学生証の確認をさせて頂く場合がございます。「学生来場登録」ページを確認の上、お申込みください。申込はこちらこれからの半導体の進化、発展のカギを握る、半導体パッケージングの概論から最新技術について、午前・午後と2部に分け幅広く解説します。 この午前の部では、半導体後工程の歴史、概論について取り上げ解説します。 また、本セッション受講の方は、先端パッケージング技術を担うキーマンとの交流が図れるAPCSネットワーキングイベント*(12/18)にもご参加いただけます。 *アルコールを提供するイベントのため、学生の方のご参加はご遠慮いただいております。※プログラムは都合により変更となる場合がございます。予めご了承ください。プログラムアジェンダ11:30 - 12:00TBD氏 名Rapidus部署役職概要文が入ります。12:00 - 13:30若手技術者に向けた後工程概論Ⅰ渥美 二一BREXA Technology技術統括本部講師ウエハ完成後の後工程フローの概要をウエハテスト、バックグラインド、ダイシング、ダイボンディング、ワイヤボンディング、樹脂封止、アウターリードメッキ、端子加工、マーキング、出荷テストといった従来型の工程ごとに解説するとともに、現在汎用のフリップチップ、BGAによる結線方法まで、基礎的な内容についてご紹介いたします。

半導体プロセス技術「多層配線」 2025/12/19(金) | 12:45 - 15:05 会議棟　609 有料 Googleカレンダーに登録 参加費（税抜き価格）   SEMI会員 一般 学生 Early Bird（9/17〜10/31） ※オンライン対象外 8,000円 16,000円 1,600円 Regular Price（11/1〜） 10,000円 20,000円 2,000円 ※講演資料 半導体プロセス教本（冊子）付き お申込み後のキャンセル・変更・および返金は一切お受けしておりません。お申込みの前に必ずこちらの確認事項をご一読ください。 学生チケットをお申込みの方は、当日会場にて学生用来場者バッジおよび学生証の確認をさせて頂く場合がございます。「学生来場登録」ページを確認の上、お申込みください。 申込はこちら 若手技術者の方必見！ドライエッチングのプロセスの基礎から最先端まで分かり易く解説した技術講座。 ※プログラムは都合により変更となる場合がございます。予めご了承ください。 プログラムアジェンダ 12:45 - 15:05 「半導体プロセス技術」多層配線技術 松浦 正純 FLOSFIA パワーデバイス事業本部　技術部 役職 概要文が入ります。

若手技術者にむけた後工程概論Ⅱ次世代半導体を支える最新パッケージング技術講座2025/12/19(金) | 14:00 - 17:00会議棟　610有料Googleカレンダーに登録参加費（税抜き価格） SEMI会員一般学生Early Bird（9/17〜10/31）※オンライン対象外16,000円32,000円1,600円Regular Price（11/1〜）20,000円40,000円2,000円1Day（9/17〜）25,000円50,000円-※東北大福島先生の講演資料のみダウンロード可（12/15 以降を予定）お申込み後のキャンセル・変更・および返金は一切お受けしておりません。お申込みの前に必ずこちらの確認事項をご一読ください。学生チケットをお申込みの方は、当日会場にて学生用来場者バッジおよび学生証の確認をさせて頂く場合がございます。「学生来場登録」ページを確認の上、お申込みください。申込はこちらこれからの半導体の進化、発展のカギを握る、半導体パッケージング技術について、午前・午後と2部に分け幅広く解説します。 午後の部となる本セッションでは、半導体後工程、パッケージング技術の開発動向と注目されている2.5、３次元実装、チップレット、ハイブリッドボンドなど最新技術について知ることができます。 また、本セッション受講の方は、先端パッケージング技術を担うキーマンとの交流が図れるAPCSネットワーキングイベント(12/18)にもご参加いただけます。 *アルコールを提供するイベントのため、学生の方のご参加はご遠慮いただいております。※プログラムは都合により変更となる場合がございます。予めご了承ください。プログラムアジェンダ14:00 - 15:30最新の先端パッケージ技術トレンド福島 誉史東北大学医工学研究科 医工学専攻教授最新先端パッケージングの五大重要技術と言われる、インターポーザ／コア基板（パネルレベルパッケージ、TSV/TGV/TDV含む）、ハイブリッド接合（詳細は井上先生にお任せします）、裏面電源給電（BSPDN）、Co-Packaged Optics (CPO)、放熱などを概説する。チップの設計哲学とも言われるチップレット技術によって誕生したチップ(CPU, GPU, HBM等)を、2.xDアーキテクチャと呼ぶ実装形態に基づき、UCIeなどの高速信号伝送規格に沿ってインターポーザやガラスコア基板上で効率よく再接続し、高性能化が進められている。従来のFOWLP、CoWoSに加え、最近の技術動向を含め、チップレット集積で必要とされる三次元実装技術の重要性について述べる。15:30 - 17:00ハイブリッド接合技術の開発動向と将来の展望について井上 史大横浜国立大学部署准教授本講演では、次世代チップレット集積において鍵となるハイブリッド接合技術の開発動向と将来展望について詳しく解説する。近年、微細ピッチ、低温かつ高信頼性の接合プロセスが求められており、材料選択や表面処理、プロセス条件の最適化が進められている。また、評価・解析技術の進展により、接合界面の構造理解や劣化メカニズムの解明が進みつつある。本講演では、最新の研究事例や産業応用に向けた課題を示すとともに、将来の応用可能性や実装形態の方向性についても議論する。

STSテストセッションAI時代をになう先端デバイスのテスト技術2025/12/19(金) | 14:30 - 16:30南会議室B および オンライン（Zoom）有料同時通訳Googleカレンダーに登録参加費（税抜き価格） SEMI会員一般学生Early Bird（9/17〜10/31）※オンライン対象外8,000円16,000円4,000円Regular Price（11/1〜）10,000円20,000円5,000円※講演資料 事前ダウンロードリンク付きお申込み後のキャンセル・変更・および返金は一切お受けしておりません。お申込みの前に必ずこちらの確認事項をご一読ください。対面／オンラインでチケットが分かれております。またオンライン向けEarlyBirdチケットのご用意はございません。お申込みの際にはご注意ください。学生チケットをお申込みの方は、当日会場にて学生用来場者バッジおよび学生証の確認をさせて頂く場合がございます。「学生来場登録」ページを確認の上、お申込みください。申込はこちらAI技術の進化に伴い、半導体の性能と信頼性を確保するためのテスト技術がますます重要になっています。本講演では、最新の半導体テスト技術の動向とその実践について解説します。次世代AI半導体の品質保証に関する革新的なアプローチや、AIを活用したテストプロセスの最適化について紹介します。※プログラムは都合により変更となる場合がございます。予めご了承ください。プログラムアジェンダセッションチェア：加賀 博史（アドバンテスト）藤原 隆（東芝デバイス＆ストレージ）※英語社名アルファベット順14:30 - 15:00光電融合の技術トレンドとテスト課題才田 隆志NTTデバイスイノベーションセンタセンタ長チップ間通信の大容量化に伴い、信号品質の劣化や消費電力の増大が深刻な課題となっている。これらを解決する手段として、電気信号による通信を光信号へと置き換える光電融合技術が注目を集めている。本セッションでは、光電融合技術の最新動向と、それを支えるテスト技術への期待について紹介する。15:00 - 15:30データセンタ向け光電融合デバイスのテスト鈴木 健吾アドバンテストPhoenixプロジェクト・リーダー最新のデータセンタでは光電融合デバイスによる高データレートかつ省電力のネットワークスイッチが採用され、ASICの通信インターフェースが電気から光に変わります。本講演では・製造工程ごとの試験概要（装置、測定器、試験項目）・試験のパラダイムシフト（電気→光）・光電融合デバイス試験に必要な知識をお話しします。15:30 - 16:00LiDAR用レーザーダイオードのテスト技術中小原 佑輔ロームオプティカルデバイス事業部・技術主査主査LiDARの産機・車載用途などでの長距離化に伴い、レーザーダイオード（LD）には高出力・短パルス駆動が求められます。本講演では、この要求に応えるためのLD特性評価技術に焦点を当てます。光出力や波長といった基本特性の測定に加え、高出力・短パルス駆動での電気特性を正確に捉える測定技術、評価回路設計のポイントを、実践的な視点からご紹介します。16:00 - 16:30Artificial Intelligence Agents Boost Engineer ProductivityAndy KittrossTeradyneAI Software ArchitectIncreasing team size can help compress time to market, but coordination overhead and scarce equipment limit this approach. Interactive AI Agents provide a new way to boost the productivity of each individual engineer, but this promise can only be achieved if AI agents are reliable, context-aware, and trustworthy.16:30 - 17:00オーサーズインタビュー 名刺交換や直接のご質問など、講師と交流いただけるインタラクティブなお時間をご用意しております。ご希望の方は、セミナー終了後もそのまま会場にお残りください。

半導体技術 特別編「パワー半導体」 2025/12/19(金) | 15:20 - 17:00 会議棟　609 有料 Googleカレンダーに登録 参加費（税抜き価格）   SEMI会員 一般 学生 Early Bird（9/17〜10/31） ※オンライン対象外 8,000円 16,000円 1,600円 Regular Price（11/1〜） 10,000円 20,000円 2,000円 ※講演資料 半導体プロセス教本（冊子）付き お申込み後のキャンセル・変更・および返金は一切お受けしておりません。お申込みの前に必ずこちらの確認事項をご一読ください。 学生チケットをお申込みの方は、当日会場にて学生用来場者バッジおよび学生証の確認をさせて頂く場合がございます。「学生来場登録」ページを確認の上、お申込みください。 申込はこちら 若手技術者の方必見！パワー半導体の基礎から最先端まで分かり易く解説した技術講座。 ※プログラムは都合により変更となる場合がございます。予めご了承ください。 プログラムアジェンダ 15:20 - 17:00 パワー半導体 寺島　知秀 九州大学 大学院 システム情報科学研究院 教授 パワー半導体とは何か？を包括的に理解する事を主眼とし、必要とされる機能と、それに対応した基本的動作、そしてこれらの歴史的発展過程を説明した後、現在主力として使われている各デバイスについて、その構造、特性、特徴を解説、最後に次世代に向けて開発が進められている次世代デバイスとそれによって期待される性能等を順に概説する。